LEVEL SHIFT CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT

Patent number:

JP2001024501 (A)

Publication date:

2001-01-26

Inventor(s):

AIHARA YASUTOSHI +

Applicant(s):

HITACHI LTD +

Classification:

- international:


G05F3/24; H03K19/0185; (IPC1-7): G05F3/24; H03K19/0185

- european:

Application number: JP19990197222 19990712 **Priority number(s):** JP19990197222 19990712

Abstract of JP 2001024501 (A)

PROBLEM TO BE SOLVED: To improve the noise resistance of a level shift circuit. SOLUTION: A level conversion circuit formed of 1st level shift part (Q1 to Q3) for converting 1st amplitude into 2nd amplitude and a 2nd level shift part (Q4 to Q7) for converting the 2nd amplitude obtained from the 1st level shift part (Q1 to Q3) into 3rd amplitude different from the 2nd amplitude is provided with a step-down means Q8 for stepping down operation power supply (Vdd2=3.3 V) to be supplied to the 2nd level shift part (Q4 to Q7) and supplying the step-down voltage to the 1st level shift part (Q1 to Q3) to improve noise resistance.



Data supplied from the espacenet database — Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-24501 (P2001-24501A)

(43)公開日 平成13年1月26日(2001.1.26)

(51) Int.Cl. ⁷		識別記号	F I		ī	·7]}*(参考)
H03K	19/0185		H03K	19/00	101D	5H420
G05F	3/24		G05F	3/24	Z	5 J O 5 6
			H03K	19/00	101E	


		審査請求	未請求 請求項の数6 OL (全 7 頁)
(21)出願番号	特願平 11-197222	(71)出願人	000005108
			株式会社日立製作所
(22)出願日	平成11年7月12日(1999.7.12)		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	相原康敏
			東京都青梅市新町六丁目16番地の3 株式
			会社日立製作所デバイス開発センタ内
		(74)代理人	100089071
			弁理士 玉村 静世
		Fターム(参	考) 5H420 NB02 NB25 NC35
			5J056 AA04 AA11 BB35 CC00 CC14
			CC21 DD13 DD28 DD56 EE12
			FF08 CG07
		-	

(54) 【発明の名称】 レベルシフト回路及び半導体集積回路

(57) 【要約】

【課題】 レベルシフト回路のノイズ耐性の向上を図る ことにある。

【解決手段】 第1振幅をそれとは異なる第2振幅に変 換するための第1レベルシフト部(Q1~Q3)と、上 記第1レベルシフト部からの第2振幅をそれとは異なる 第3振幅に変換するための第2レベルシフト部 (Q4~ Q7)とを有してレベル変換回路が形成されるとき、上 記第2レベルシフト部に供給される動作用電源(Vdd 2=3.3V)を降圧して上記第1レベルシフト部に供 給するための降圧手段(Q8)とを設けることで、ノイ ズ耐性の向上を図る。



【特許請求の範囲】

【請求項1】 第1振幅をそれとは異なる第2振幅に変換するための第1レベルシフト部と、

上記第1レベルシフト部からの第2振幅をそれとは異なる第3振幅に変換するための第2レベルシフト部と、

上記第2レベルシフト部に供給される動作用電源を降圧 して上記第1レベルシフト部に供給するための降圧手段 とを含むことを特徴とするレベルシフト回路。

【請求項2】 pチャンネル型MOSトランジスタとn チャンネル型MOSトランジスタとが直列接続されて成るインバータと、上記インバータのローレベル出力信号 をグランドレベルから上昇させるためのpチャンネル型 MOSトランジスタとを含み、第1振幅をそれとは異なる第2振幅に変換するための第1レベルシフト部と、

上記第1レベルシフト部からの第2振幅をそれとは異なる第3振幅に変換するための第2レベルシフト部と、

上記第2レベルシフト部に供給される動作用電源を降圧 して上記第1レベルシフト部に供給するための降圧手段 とを含むことを特徴とするレベルシフト回路。

【請求項3】 互いに交差結合された二つのトランジスタを有し、第1振幅をそれとは異なる第2振幅及び第3振幅に変換するための第1レベルシフト部と、

上記第2振幅の信号を反転するためのインバータと、 上記第3振幅の信号及び上記インバータの出力信号に基 づいて第4振幅の信号を得るための第2レベルシフト部 レ

上記互いに交差結合された二つのトランジスタのうち上 記第3振幅の信号を出力する側のトランジスタを含むト ランジスタ直列回路の動作用電源として、上記第2レベ ルシフト部に供給される動作用電源を降圧して供給する ための降圧手段とを含むことを特徴とするレベルシフト 回路。

【請求項4】 互いに交差結合された二つのトランジスタのうち上記第3振幅の信号を出力する側のトランジスタとグランドとの間に、上記第1振幅の信号によって動作制御されるp チャンネル型MOS トランジスタを設けた請求項3記載のレベルシフト回路。

【請求項5】 上記降圧手段として、ゲート電極とドレイン電極とが結合されたpチャンネル型MOSトランジスタを適用して成る請求項1乃至4の何れか1項記載のレベルシフト回路。

【請求項6】 内部論理回路と、上記内部論理回路と外部回路との間で信号のやり取りを可能とする入出力回路とを含む半導体集積回路であって、

上記入出力回路は、請求項1乃至5の何れか1項記載の レベルシフト回路を含んで成ることを特徴とする半導体 集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、信号のレベルシフ

トを行うためのレベルシフト回路及びそれを含んで成る 半導体集積回路に関する。

[0002]

【従来の技術】半導体集積回路のチップ縁辺部にはチップ内部とチップ外部との間で信号のやり取りを可能とするための複数の入出力回路が設けられている。この入出力回路はチップ外部からチップ内部へ信号を取り込むための入力回路や、それとは逆にチップ内部の信号をチップ外部に出力するための出力回路とを含む。

【0003】上記出力回路には、外部ピンを介して外部信号ラインを駆動するための出力バッファが設けられる。また、半導体集積回路の内部動作の高速化のために、外部から供給された電源電圧をそれよりも低い値に降下させてから各論理回路へ供給する場合があり、かかる場合には、内部論理回路の出力レベルで出力バッファを直接駆動することができないため、信号振幅を変換するためのレベルシフト回路が出力バッファの前段に設けられる。

【0004】尚、レベルシフト回路について記載された 文献の例としては、平成6年3月1日に、工業調査会か ら発行された「CMOS回路の使い方(I)(第146 頁~)」がある。

[0005]

【発明が解決しようとする課題】レベルシフト回路について本願発明者が検討したところ、一定の条件下でノイズに弱いことが見いだされた。

【0006】図6には、本発明にかかるレベルシフト回路の比較対照とされる回路が示される。尚、この回路及び本発明にかかる回路では、プロセス制約上、ゲート酸化膜耐圧は2.5 Vという前提がある。

【0007】 pチャンネル型MOSトランジスタQ61と、nチャンネル型MOSトランジスタQ62とが互いに直列接続されてインバータが形成される。さらにこのインバータに、pチャンネル型MOSトランジスタQ63が直列接続されている。pチャンネル型MOSトランジスタQ63が供給される。pチャンネル型MOSトランジスタQ61のソース電極には高電位側電源Vdd1=2.5Vが供給される。pチャンネル型MOSトランジスタQ63のゲート電極とドレイン電極はグランドGNDに結合される。pチャンネル型MOSトランジスタQ62のゲート電極に、ロー(L)レベルの信号が入力されると、pチャンネル型MOSトランジスタQ61とnチャンネル型MOSトランジスタQ61とnチャンネル型MOSトランジスタQ62の直列接続ノードからハイ(H)レベルの信号が出力される。

【0008】ここで、pチャンネル型MOSトランジスタQ63は、pチャンネル型MOSトランジスタQ61とnチャンネル型MOSトランジスタQ62の直列接続ノードのローレベルを0.8Vに規制し、次段pチャンネル型MOSトランジスタQ64のゲート酸化膜耐圧を守るために設けられる。それにより、pチャンネル型M

OSトランジスタQ61とnチャンネル型MOSトランジスタQ62のゲート電極に $0.0\sim2.5$ V振幅の信号が入力されると、pチャンネル型MOSトランジスタQ61とnチャンネル型MOSトランジスタQ62の直列接続ノードにおいては、0.8 V \sim 2.5 V振幅が得られる。

【0009】上記pチャンネル型MOSトランジスタQ 61とnチャンネル型MOSトランジスタQ62の直列 接続ノードからの出力信号は後段に配置されたpチャン ネル型MOSトランジスタQ64のゲート電極に伝達さ れる。このpチャンネル型MOSトランジスタQ64の ソース電極には高電位側電源Vdd2=3. 3Vが供給 される。上記pチャンネル型MOSトランジスタQ65 には、nチャンネル型MOSトランジスタQ66及びp チャンネル型MOSトランジスタQ67が直列接続され ている。nチャンネル型MOSトランジスタQ65のゲ 一ト電極には高電位側電源Vdd1=2.5Vが供給さ れる。nチャンネル型MOSトランジスタQ66のゲー ト電極には、0.0~2.5 V振幅の入力信号が伝達さ れる。pチャンネル型MOSトランジスタQ67のドレ イン電極とゲート電極とはグランドGNDに結合され る。上記pチャンネル型MOSトランジスタQ64とn チャンネル型MOSトランジスタQ65との直列接続ノ ードから出力信号が得られる。この出力信号は、pチャ ンネル型MOSトランジスタQ64のゲート電極に入力 された信号の論理が反転されたものとされ、その振幅は 0.8~3.3 Vとされる。振幅が0.0 Vにならない のは、pチャンネル型MOSトランジスタQ67が設け られているからである。

【0010】上記の構成において、高電位側電源 V d d1に負のノイズが混入され、高電位側電源 V d d 2 に正のノイズが混入された場合を考えてみる。高電位側電源 V d d 1に混入された負のノイズは、高電位側電源 V d d 1 = 2. 5 V e 一時的に低下させるように作用し、高電位側電源 V d d 2 に混入された正のノイズは、高電位側電源 V d d 2 を一時的に上昇させるように作用する。

【0011】pチャンネル型MOSトランジスタQ61とnチャンネル型MOSトランジスタQ62との直列接続ノードがハイ(H)レベルの場合において、上記のノイズ条件成立した場合には、pチャンネル型MOSトランジスタQ64のゲート・ソース間電圧Vgsが一時的に大きくなってしまい、それまでオフ状態であったpチャンネル型MOSトランジスタQ64がオン状態に移行してしまい、本来ローレベルであるはずの出力信号がハイレベルに変化される。そのような論理反転は、後段回路の誤動作を招来する。

【0012】本発明の目的は、レベルシフト回路のノイ ズ耐性の向上を図るための技術を提供することにある。

【課題を解決するための手段】本願において開示される

発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0014】すなわち、第1振幅をそれとは異なる第2 振幅に変換するための第1レベルシフト部と、この第1 レベルシフト部からの第2振幅をそれとは異なる第3振 幅に変換するための第2レベルシフト部と、この第2レ ベルシフト部に供給される動作用電源を降圧して上記第 1レベルシフト部に供給するための降圧手段とを設けて レベルシフト回路を構成する。

【0015】上記した手段によれば、降圧手段は、上記第2レベルシフト部に供給される動作電源を降圧して上記第1レベルシフト部に供給する。それにより、上記第1レベルシフト部に供給される電圧は、上記第2レベルシフト部に供給される電圧に力イズが含まれる場合には、それと同一極性のノイズが上記第1レベルシフト部にも現れるため、上記第2レベルシフト部におけるトランジスタのゲート・ソース間電圧への影響を排除する。このことが、ノイズ耐性の向上を達成する。

【0016】このとき、上記第1レベルシフト部は、p チャンネル型MOSトランジスタとnチャンネル型MOSトランジスタとnチャンネル型MOSトランジスタとが直列接続されて成るインバータと、上記インバータのローレベル出力信号をグランドレベルから上昇させるためのpチャンネル型MOSトランジスタとを含んで構成することができる。

【0017】また、互いに交差結合された二つのトランジスタを有し、第1振幅をそれとは異なる第2振幅及び第3振幅に変換するための第1レベルシフト部と、上記第2振幅の信号を反転するためのインバータと、上記第3振幅の信号及び上記インバータの出力信号に基づいて第4振幅の信号を得るための第2レベルシフト部と、上記互いに交差結合された二つのトランジスタのうち上記第3振幅の信号を出力する側のトランジスタを含むトランジスタ直列回路の動作用電源として、上記第2レベルシフト部に供給される動作用電源を降圧して供給するための降圧手段とを含んでレベルシフト回路を構成することができる。

【0018】このとき、上記第3振幅のローレベル電位をグランドレベルよりも高くするために、上記第3振幅の信号を出力する側のトランジスタとグランドとの間に、上記第1振幅の信号によって動作制御されるpチャンネル型MOSトランジスタを設けることができる。

【0019】さらに、上記降圧手段として、ゲート電極とドレイン電極とが結合されたpチャンネル型MOSトランジスタを適用することができる。

【0020】そして、内部論理回路と、上記内部論理回路と外部回路との間で信号のやり取りを可能とする入出力回路とを含んで半導体集積回路が構成されるとき、上記入出力回路は、上記構成のレベルシフト回路を含んで構成することができる。

[0021]

【発明の実施の形態】図4には本発明にかかる半導体集 積回路の構成例が示される。

【0022】図4に示される半導体集積回路31は、特に制限されないが、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成されたASIC(Application Specific IC)とされる。ゲートアレイ方式により所定の論理機能が実現された内部論理回路32が設けられ、そのような内部論理回路32の周囲には、当該内部論理回路と外部との間で各種信号のやり取りを可能とするための複数の入出力回路33が配列されている。個々の入出力回路33は、内部論理回路の出力信号を外部出力するための出力回路と、それとは逆に外部からの信号を内部論理回路に取り込むための入力回路とを含む。

【0023】図5には上記出力回路の構成例が示される。

【0025】pチャンネル型MOSトランジスタQ51のソース電極は高電位側電源Vdd2=3.3Vに結合されている。

【0026】 pチャンネル型MOSトランジスタQ51 のゲート電極には0.8~3.3 V振幅生成回路52の出力信号が伝達される。 pチャンネル型MOSトランジスタQ52のゲート電極には0.8~2.5 V振幅生成回路53の出力信号が伝達される。 nチャンネル型MOSトランジスタQ53のゲート電極には高電位側電源 V dd1=2.5 Vが供給される。 nチャンネル型MOSトランジスタQ54のゲート電極には0.0~2.5 V振幅生成回路54の出力信号が伝達される。 nチャンネル型MOSトランジスタQ54のソース電極はグランドGNDに結合される。

【0027】上記の構成において、 $0.0\sim1.8$ V内部振幅は、 $0.0\sim2.5$ V振幅生成回路 51,54 によりそれぞれ $0.0\sim2.5$ V振幅に変換される。 $0.0\sim2.5$ V振幅生成回路 51 の出力信号は、 $0.8\sim3.3$ V振幅生成回路 52 により $0.8\sim3.3$ V振幅

に変換されてから後段のpチャンネル型MOSトランジスタQ51のゲート電極に伝達される。また、0.8~2.5V振幅生成回路53により0.8~2.5V振幅に変換されてから後段のpチャンネル型MOSトランジスタQ52のゲート電極に伝達される。さらに、0.0~2.5V振幅生成回路54の出力信号は後段のnチャンネル型MOSトランジスタQ54に伝達される。それにより、pチャンネル型MOSトランジスタQ52とnチャンネル型MOSトランジスタQ53との直列接続ノードから0.0~3.3V外部振幅の出力信号が得られる。

【0028】図1には上記0.8~3.3V振幅生成回路52の構成例が示される。

【0029】pチャンネル型MOSトランジスタQ1 と、nチャンネル型MOSトランジスタQ2とが互いに 直列接続されてインバータが形成される。さらにこのイ ンバータに、pチャンネル型MOSトランジスタQ3が 直列接続されている。pチャンネル型MOSトランジス タQ3のゲート電極とドレイン電極はグランドGNDに 結合される。

【0030】 pチャンネル型MOSトランジスタQ1の ソース電極は、降圧手段の一例であるpチャンネル型M OSトランジスタQ8を介して高電位側電源Vdd2= 3. 3 Vに結合される。 p チャンネル型MOSトランジ スタQ8のゲート電極とドレイン電極とが結合されてお り、上記高電位側電源Vdd2=3.3Vは、pチャン ネル型MOSトランジスタQ1により、2.5Vに低下 される。そして、pチャンネル型MOSトランジスタQ 3は、pチャンネル型MOSトランジスタQ1とnチャ ンネル型MOSトランジスタQ2の直列接続ノードのロ ーレベルを O. 8 V に規制する。故に、p チャンネル型 MOSトランジスタQ1とnチャンネル型MOSトラン ジスタQ2との直列接続ノードにおける信号振幅は、 0.8~2.5Vにされる。pチャンネル型MOSトラ ンジスタQ3は、pチャンネル型MOSトランジスタQ 1とnチャンネル型MOSトランジスタQ2の直列接続 ノードのローレベルを0.8Vに規制するために設けら れる。それにより、pチャンネル型MOSトランジスタ Q1とnチャンネル型MOSトランジスタQ2のゲート 電極に0.0~2.5 V振幅の信号が入力されると、p チャンネル型MOSトランジスタQ1とnチャンネル型 MOSトランジスタQ2の直列接続ノードにおいては、 0.8 V~2.5 V振幅が得られる。このような意味で MOSトランジスタQ1~Q3により第1レベルシフト 部が形成される。

【0031】ここで、上記p チャンネル型MOSトランジスタQ1とn チャンネル型MOSトランジスタQ2の 直列接続ノードからの出力信号は後段に配置されたp チャンネル型MOSトランジスタQ4のゲート電極に伝達される。このp チャンネル型MOSトランジスタQ4の

ソース電極には高電位側電源 Vdd2=3. 3 Vが供給 される。上記pチャンネル型MOSトランジスタQ5に は、nチャンネル型MOSトランジスタQ6及びnチャ ンネル型MOSトランジスタQ6が直列接続されてい る。nチャンネル型MOSトランジスタQ5のゲート電 極には高電位側電源 V d d 1 = 2. 5 V が供給される。 n チャンネル型MOSトランジスタQ6のゲート電極に は、0.0~2.5 V振幅の入力信号が伝達される。p チャンネル型MOSトランジスタQ7のドレイン電極と ゲート電極とはグランドGNDの結合される。上記pチ ャンネル型MOSトランジスタQ4とnチャンネル型M OSトランジスタQ5との直列接続ノードから出力信号 が得られる。この出力信号は、pチャンネル型MOSト ランジスタQ4のゲート電極に入力された信号の論理が 反転されたものとされ、その振幅は0.8~3.3Vと される。このような意味において、MOSトランジスタ Q4~Q7により、第2レベルシフト部が形成される。 【0032】尚、振幅が0.0Vにならないのは、pチ ャンネル型MOSトランジスタQ7が設けられているか らである。

【0033】上記の構成において、pチャンネル型MO SトランジスタQ8は、pチャンネル型MOSトランジ スタQ4に供給される動作用電圧Vdd2=3. 3Vを 2. 5 Vにまで降圧して上記第1レベルシフト部(Q1 ~Q3)に供給する。それにより、上記pチャンネル型 MOSトランジスタQ12に供給される電圧は、上記p チャンネル型MOSトランジスタQ4に供給される電圧 に由来する。故に、上記第2レベルシフト部に供給され る電圧にノイズが含まれる場合には、それと同一極性の ノイズがpチャンネル型MOSトランジスタQ1にも現 れ、それはpチャンネル型MOSトランジスタQ4のゲ ート・ソース間電圧Vgsへの影響を排除する。つま り、Vdd2=3. 3Vが上昇するようなノイズが生じ た場合、それと同じ電圧変化がMOSトランジスタQ8 にも現れるため、pチャンネル型MOSトランジスタQ 4のゲート・ソース間電圧Vgsの上昇を生じない。こ のため、上記ノイズに起因して出力信号の不所望な論理 反転を生ずることがなくなり、ノイズ耐性の向上を図る ことができる。

【0034】図2には振幅生成回路の別の構成例が示される。

【0035】図2に示される回路では、 $0.0\sim1.8$ V振幅の信号が $0.8\sim3.3$ V振幅に変換される。

【0036】尚、図2において、図1に示されるのと同一機能を有するものには同一符号が付されている。

【0037】pチャンネル型MOSトランジスタQ10 とnチャンネル型MOSトランジスタQ11とが直列接 続され、pチャンネル型MOSトランジスタQ12とp チャンネル型MOSトランジスタQ13とが直列接続さ れている。pチャンネル型MOSトランジスタQ10と

n チャンネル型MOSトランジスタQ11との直列接続 ノードはp チャンネル型MOSトランジスタQ12のゲ ート電極に結合され、pチャンネル型MOSトランジス タQ12, Q13の直列接続ノードはpチャンネル型M OSトランジスタQ10のゲート電極に結合される。n チャンネル型MOSトランジスタQ11のゲート電極と p チャンネル型MOSトランジスタQ13のゲート電極 には、 $0.0\sim1.8V$ 振幅の信号が伝達される。この 回路は、いわゆる交差結合型ラッチ回路と称されるもの で、nチャンネル型MOSトランジスタQ11のドレイ ン電極はノードN2とされ、ここから0.0~2.5V 振幅の信号が得られ、それが、pチャンネル型MOSト ランジスタQ14とnチャンネル型MOSトランジスタ Q15が直列接続されて成るインバータを介してnチャ ンネル型MOSトランジスタQ6のゲート電極に伝達さ れる。また、Q13がpチャンネル型MOSトランジス タとされることから、このpチャンネル型MOSトラン ジスタQ13のソース電極のローレベルは0.8 Vとさ れる。pチャンネル型MOSトランジスタQ13のソー ス電極はノードN3とされ、ここから $0.8\sim2.5V$ 振幅の信号が得られ、それが、後段のpチャンネル型M OSトランジスタQ4のゲート電極に取り込まれる。

【0038】ここで、MOSトランジスタQ $10\sim$ Q13により第1レベルシフト部が形成され、MOSトランジスタQ $4\sim$ Q7により第2レベルシフト部が形成される。

【0039】また、降圧手段の一例としてゲート電極と ドレイン電極とが結合されたpチャンネル型MOSトラ ンジスタQ17が設けられる。pチャンネル型MOSト ランジスタQ12の動作用電源は上記pチャンネル型M OSトランジスタQ17を介して供給される。つまり、 Vdd2=3. 3Vがpチャンネル型MOSトランジス タQ17により2.5Vに降圧されてpチャンネル型M OSトランジスタQ12に供給される。それにより、上 記pチャンネル型MOSトランジスタQ12に供給され る電圧は、上記pチャンネル型MOSトランジスタQ4 に供給される電圧に由来する。故に、pチャンネル型M OSトランジスタQ4に供給される電圧にノイズが含ま れる場合には、それと同一極性のノイズがpチャンネル 型MOSトランジスタQ12にも現れるため、pチャン ネル型MOSトランジスタQ4のゲート・ソース間電圧 への影響が排除され、それによりノイズ耐性の向上を図 ることができる。

【0040】図3には振幅生成回路のさらに別の構成例が示される。

【0041】図3に示される回路が、図2に示される回路と大きく異なるのは、pチャンネル型MOSトランジスタQ16, Q18, Q19、及びnチャンネル型MOSトランジスタQ19を設けた点である。pチャンネル型MOSトランジスタQ19とnチャンネル型MOSト

ランジスタQ 2 0 とが直列接続されてインバータが形成される。 p チャンネル型MO S トランジスタQ 1 6 には、0.0~1.8 V 振幅の信号がそのまま入力されるが、 p チャンネル型MO S トランジスタQ 1 8 には、0.0~1.8 V 振幅の信号が、 p チャンネル型MO S トランジスタQ 1 9 と n チャンネル型MO S トランジスタQ 1 9 と n チャンネル型MO S トランジスタQ 1 9 と n チャンネル型MO S トランジスタQ 1 6 が 速やかにより反転されてから入力される。0.0~1.8 V 振幅の入力信号がローレベルからハイレベルに移行された際に p チャンネル型MO S トランジスタQ 1 6 が速やかにオフされることにより、Q 1 0,Q 1 1 に流れる貫通電流が阻止される。また、0.0~1.8 V 振幅の入力信号がハイレベルからローレベルに移行された際に、 p チャンネル型MO S トランジスタQ 1 8 が 速やかにオフされることにより、Q 1 2,Q 1 3 に流れる貫通電流が阻止される。

【0042】図3に示される回路においても、降圧手段としてのpチャンネル型MOSトランジスタQ17が設けられることで、上記pチャンネル型MOSトランジスタQ18に供給される電圧は、上記pチャンネル型MOSトランジスタQ12に供給される電圧に由来する。故に、pチャンネル型MOSトランジスタQ4に供給される電圧にノイズが含まれる場合には、それと同一極性のノイズがpチャンネル型MOSトランジスタQ12にも現れるため、pチャンネル型MOSトランジスタQ4のゲート・ソース間電圧への影響が排除される。それによりノイズ耐性の向上を図ることができる。

【0043】以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0044】例えば、降圧手段としてはpチャンネル型MOSトランジスタの他に、ツェナーダイオードや抵抗を採用することができる。そしてそれらは半導体チップの外部に配置することができる。

【0045】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるASICに適用した場合について説明したが、本発明はそれに限定されるものではなく、各種半導体集積回路に広く適用することができる。

【0046】本発明は、少なくとも振幅が異なる信号を 取り扱うことを条件に適用することができる。

[0047]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0048】すなわち、第2レベルシフト部に供給される動作用電源が降圧されて第1レベルシフト部の動作用電源が形成されることにより、上記第1レベルシフト部に供給される電圧は、上記第2レベルシフト部に供給される電圧に由来するため、第2レベルシフト部に供給される電圧にノイズが含まれる場合には、それと同一極性のノイズが上記第1レベルシフト部にも現れ、それにより上記第2レベルシフト部におけるトランジスタのゲート・ソース間電圧への影響を排除することができ、ノイズ耐性の向上を達成することができる。

【図面の簡単な説明】

【図1】本発明にかかる半導体集積回路における主要部の構成例回路図である。

【図2】上記半導体集積回路における主要部の別の構成 例回路図である。

【図3】上記半導体集積回路における主要部の別の構成 例回路図である。

【図4】上記半導体集積回路の全体的な構成例説明図である。

【図5】上記半導体集積回路における主要部の構成例ブロック図である。

【図6】上記半導体集積回路における主要部との比較対 照とされる構成の回路図である。

【符号の説明】


- 51, 54 0.0~2.5V振幅生成回路
- 52 0.8~3.3V振幅生成回路
- 53 0.8~2.5V振幅生成回路
- 31 半導体集積回路
- 32 内部論理回路
- 33 入出力回路


Q1, Q3, Q8, Q10, Q12, Q17 $\,$ pチャンネル型MOSトランジスタ

Q2 nチャンネル型MOSトランジスタ




【図2】






【図3】

【図4】





【図5】

【図6】

